|
|
|
|
|
|
メディア授業とは，メディアを利用して遠隔方式により実施する授業の授業時数が，総授業時数の半数を超える授業をいいます。
メディア授業により取得した単位は，卒業要件として修得すべき単位のうち60単位を超えないものとされています。
|
|
|
|
|
|
|
We make a lecture in terms of the fundamental mathematics, combinatory logic circuit, and sequential logic circuit as the the basic knowledge of digital electronic circuits.
|
|
|
|
|
|
|
|
|
|
|
The truth tables of several logic gate are lectured. We can explain the behavior of flip flop and counter. We can convert the logic gate by using Karnaugh map. We can design the counter. We can understand the basic knowledge of digital electronic circuits.
|
|
|
|
|
We obtain the designing skill of the truth table of logic gate, the boolean algebra, Karnaugh map, the flip flop, and the counter. Then, we design a digital electronic circuits step by step. Professor is one-person.
|
|
|
|
|
|
第1回
|
Binary coding 1
|
Binary digit and hexadecimal
|
|
第2回
|
Binary coding 2
|
Binary digit and decimal number
|
|
第3回
|
Basic logic electronic gate
|
Combinatory logic electronic circuit (AND, OR, NOT)
|
|
第4回
|
Other logic electronic gate
|
NAND，NOR，XOR
|
|
第5回
|
Truth table and logic function
|
Design of truth table
|
|
第6回
|
Simplification of logic gate
|
Simplification of logic gate by using Karnaugh map
|
|
第7回
|
Digital integrated circuit
|
Design of the digital integrated circuit
|
|
第8回
|
Code conversion
|
Code conversion of binary digit and decimal number
|
|
第9回
|
Arithmetic electronic circuit 1
|
Sum and difference of binary digit
|
|
第10回
|
Arithmetic electronic circuit 2
|
Adder
|
|
第11回
|
Flip flop
|
Behavior of flip flop
|
|
第12回
|
Multivibrator
|
Behavior of multivibrator
|
|
第13回
|
Counter 1
|
Behavior of counter
|
|
第14回
|
Counter 2
|
Behavior of synchronization counter
|
|
※AL（アクティブ・ラーニング）欄に関する注
・授業全体で、AL（アクティブ・ラーニング）が占める時間の割合を、それぞれの項目ごとに示しています。
・A〜Dのアルファベットは、以下の学修形態を指しています。
【A：グループワーク】、【B：ディスカッション・ディベート】、【C：フィールドワーク（実験・実習、演習を含む）】、【D：プレゼンテーション】
|
|
|
|
|
|
A: --% B: --% C: --% D: --%
|
|
The total score is assessed by report and final examination.
The rate of report is 30%. The rate of final examination is 70%.
|
|
|
|
|
|
|
|
|
|
|
Please learn continuously day by day.
|
|
|
|
|
Logic gate, Karnaugh map, Code conversion, Binary operation, Flip flop, Counter.
|
|
|
|
| (インフラ、産業化、イノベーション)強靱（レジリエント）なインフラ構築、包摂的かつ持続可能な産業化の促進及びイノベーションの推進を図る。 |
|
|
|
Information and Communication Engineering I
|
|
|
|
|
|
|
tamuray@yamaguchi-u.ac.jp
|
|
|
|
|
Please email "tamuray@yamaguchi-u.ac.jp".
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|